三巨頭“搶攻”芯片背面供電技術(shù)！可讓芯片面積縮小14.8%！

又一重磅芯片技術(shù)即將公開(kāi)！

近日，韓國(guó)芯片巨頭三星宣稱(chēng)要積極布局背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)，并宣布將此導(dǎo)入邏輯芯片的開(kāi)發(fā)藍(lán)圖。同時(shí)，三星還提出要將BSPDN技術(shù)用于2nm芯片。采用該技術(shù)后，可使芯片面積縮小14．8％，布線長(zhǎng)度減少9．2％！

據(jù)悉，三星將會(huì)在日本VLSI研討會(huì)上公布BSPDN研究結(jié)果。

當(dāng)光刻機(jī)不能延續(xù)摩爾定律后

眾所周知，光刻機(jī)是延續(xù)摩爾定律的重要工具。以EUV光刻機(jī)為例，它是7nm時(shí)代的重大技術(shù)變革，可以讓芯片突破7nm、5nm。但隨著光刻機(jī)的演進(jìn)，光刻機(jī)的更新速度正在減慢。背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)的出現(xiàn)，就成為了在下一代光刻機(jī)出現(xiàn)之前延續(xù)摩爾定律的一大關(guān)鍵。

首先我們要知道，芯片的構(gòu)造是由下而上，層層制造的。從最小的晶體管元件開(kāi)始，然后建立越來(lái)越小的線路層用于連接晶體管與金屬層，這些線路被稱(chēng)為信號(hào)互連線，當(dāng)中還包括給晶體管供電的電源線。當(dāng)芯片的裸片制造完成后，還需要把它翻轉(zhuǎn)并封裝起來(lái)。封裝主要是對(duì)裸片進(jìn)行保護(hù)，并提供了與外部的接口，使其真正成為一個(gè)商用化的芯片。

隨著晶體管越來(lái)越小，密度越來(lái)越高，互連線和電源線共存的線路層變成了一個(gè)越來(lái)越混亂的網(wǎng)絡(luò)，堆棧層數(shù)也越來(lái)越多，可能需要穿過(guò)10－20層堆棧才能為下方的晶體管提供供電和數(shù)據(jù)信號(hào)。因此，世界頂級(jí)芯片巨頭們都在研究一種“將電源線遷移到芯片背面”的方法，這樣可以讓芯片正面只需要專(zhuān)注于與晶體管的信號(hào)互連。

根據(jù)比利時(shí)微電子研究中心的說(shuō)法，采用背面供電技術(shù)是為了減緩邏輯芯片正面在后段制程面臨的壅塞問(wèn)題，通過(guò)設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO），在標(biāo)準(zhǔn)單元實(shí)現(xiàn)更有效率的導(dǎo)線設(shè)計(jì)，協(xié)助縮小邏輯標(biāo)準(zhǔn)單元的尺寸。

一般而言，透過(guò)晶圓正面供電的方法雖能完成任務(wù)，卻會(huì)使功率密度下降、性能受損。三星透露稱(chēng)，跟傳統(tǒng)方法相比，背面供電技術(shù)可將芯片面積減少14．8％，芯片能擁有更多空間去增加更多晶體管，提高整體性能；布線長(zhǎng)度也會(huì)減少9．2％，有助降低電阻、使更多電流通過(guò)，從而降低功耗，改善功率傳輸狀況。

換言之，背面供電技術(shù)也可解釋成小芯片設(shè)計(jì)演變，原本將邏輯電路和存儲(chǔ)器模組整合的現(xiàn)有方案，改成正面具備邏輯運(yùn)算功能，背面供電或信號(hào)傳遞。

那么，背面供電最大的優(yōu)勢(shì)在哪？一是這種技術(shù)通過(guò)將供電網(wǎng)絡(luò)與邏輯IC中的信號(hào)金屬化方案分離，減輕線路后端的布線擁塞并提供電源性能優(yōu)勢(shì)；二是這種技術(shù)能解決晶體管縮放中日益嚴(yán)重的電力輸送問(wèn)題。

我們都知道，一直以前電氣工程中都存在電阻問(wèn)題，電阻是材料抵抗電流強(qiáng)度的一種屬性。像銅這樣的材料的電阻從來(lái)都不是限制因素，但隨著銅線縮小，電阻開(kāi)始呈指數(shù)級(jí)上升。如何降低電流受到的干擾，或者避開(kāi)電阻的影響，是各大廠商深度鉆研的方向。

當(dāng)晶體管尺寸不能變得更小時(shí)，向上堆疊或許是延續(xù)摩爾定律的新路徑。但連續(xù)的層會(huì)導(dǎo)致電壓降低，這會(huì)導(dǎo)致在電阻升高。因此，通過(guò)利用底部晶圓的背面進(jìn)行功率傳輸和／或信號(hào)路由，可以獲得額外的性能提升。

但難點(diǎn)在于，半導(dǎo)體中的底層對(duì)于關(guān)鍵層（實(shí)際晶體管本身）的總體設(shè)計(jì)至關(guān)重要。在正面制作這些巨大的堆棧會(huì)帶來(lái)更大的問(wèn)題，這就是BSPDN發(fā)揮作用的地方。拆分信號(hào)層和電源層是一個(gè)技巧，可以比從幾何特征的物理角度縮小更多地縮放晶體管尺寸，所以研究者們正在重組半導(dǎo)體結(jié)構(gòu)的內(nèi)部，通過(guò)將電源信號(hào)和信號(hào)線移除為僅一條信號(hào)線將為更多晶體管騰出空間。也正是因?yàn)檫@一技術(shù)的難點(diǎn)所在，至今這一新的背面供電技術(shù)還沒(méi)有被代工廠量產(chǎn)采用。

英特爾早已入局？

值得注意的是，三星并非第一家要采用背面供電技術(shù)的芯片廠商。在本月初，英特爾也發(fā)文介紹了PowerVia背面供電技術(shù)，該技術(shù)可幫助實(shí)現(xiàn)降低功耗、提升效率和性能，滿(mǎn)足不斷增長(zhǎng)的算力需求。此外，背面供電技術(shù)提高了設(shè)計(jì)的簡(jiǎn)易性。

根據(jù)英特爾PowerVia背面供電技術(shù)的官方介紹：英特爾將在Intel 20A上首個(gè)采用PowerVia背面供電技術(shù)及RibbonFET全環(huán)繞柵極晶體管的節(jié)點(diǎn)，預(yù)計(jì)將于2024年上半年實(shí)現(xiàn)生產(chǎn)準(zhǔn)備就緒，應(yīng)用于未來(lái)量產(chǎn)的客戶(hù)端ARL平臺(tái)，目前正在晶圓廠啟動(dòng)步進(jìn)（First Stepping）。

接下來(lái)的Intel 18A也正在推進(jìn)內(nèi)部和外部測(cè)試芯片，有望在2024年下半年實(shí)現(xiàn)生產(chǎn)準(zhǔn)備就緒。目前，Arm已經(jīng)和英特爾代工服務(wù)簽署了涉及多代前沿系統(tǒng)芯片設(shè)計(jì)的協(xié)議，使芯片設(shè)計(jì)公司能夠利用Intel 18A開(kāi)發(fā)低功耗計(jì)算系統(tǒng)級(jí)芯片（SoC）；英特爾也將采用Intel 18A為瑞典電信設(shè)備商愛(ài)立信打造定制化5G系統(tǒng)級(jí)芯片。

顯然，英特爾也看到了背面供電技術(shù)帶來(lái)的諸多好處。例如，電源線可能占據(jù)芯片正面空間的 20％。因此，隨著這些電源線的消失，互連層可以“寬松”一些。并且，這種技術(shù)的好處還不限于制造領(lǐng)域。

據(jù)了解，英特爾團(tuán)隊(duì)還特地制作了“Blue Sky Creek”測(cè)試芯片來(lái)證明這種方法，該芯片基于英特爾即將推出的 PC 處理器 Meteor Lake 中的能效核 —— 證明背面供電技術(shù)解決了芯片“披薩式”設(shè)計(jì)造成的兩個(gè)問(wèn)題?，F(xiàn)在電源線和互連線可以分離開(kāi)來(lái)并做得更粗，同時(shí)改善供電和信號(hào)傳輸。

對(duì)于普通計(jì)算機(jī)用戶(hù)來(lái)說(shuō)，這意味著降低能效和提高速度。在降低功耗的情況下更快地完成工作，再次延續(xù)摩爾定律的承諾。

背面供電會(huì)成為芯片制造的新王牌嗎？

另有市場(chǎng)消息稱(chēng)，臺(tái)積電如期2025年上線2nm制程，2025年下半年在新竹市寶山鄕量產(chǎn)，計(jì)劃2026年推出N2P制程，這個(gè)制程將采用BSPDN技術(shù)。

在臺(tái)積電2023年技術(shù)研討會(huì)上，其透露N2P的背面PDN將通過(guò)減少I(mǎi)R Drop和改善信號(hào)，將性能提高10％－12％，并將邏輯面積減少10％－15％。當(dāng)然，現(xiàn)在這種優(yōu)勢(shì)在具有密集供電網(wǎng)絡(luò)的高性能CPU和GPU中會(huì)更加明顯，因此將其移到后面對(duì)它們來(lái)說(shuō)意義重大。

但關(guān)于如何實(shí)施背面PDN，臺(tái)積電并沒(méi)有過(guò)多的透露。但臺(tái)積電曾經(jīng)介紹過(guò)3D IC封裝技術(shù)SoIC，這是他們實(shí)現(xiàn)背面PDN的一個(gè)很重要的前提準(zhǔn)備。

不難發(fā)現(xiàn)，背面供電網(wǎng)絡(luò)技術(shù)已成為過(guò)去幾年在整個(gè)芯片制造行業(yè)悄然發(fā)展的技術(shù)概念。筆者預(yù)計(jì)，未來(lái)所有領(lǐng)先的芯片晶圓廠都將轉(zhuǎn)向該技術(shù)。